|
コマツ サトシ
KOMATSU Satoshi
小松 聡 所属 東京電機大学 工学部 電子システム工学科 東京電機大学大学院 先端科学技術研究科 電気電子システム工学専攻 東京電機大学 工学部 電気電子工学科 東京電機大学大学院 工学研究科 電気電子工学専攻 職種 教授 |
|
| 発表年月日 | 2017/03/25 |
| 発表テーマ | 回路の階層構造を利用したアナログ集積回路のための効率的テスト生成 |
| 会議名 | 電子情報通信学会2017年総合大会, D-10-4 |
| 学会区分 | 全国学会 |
| 発表形式 | 口頭（一般） |
| 単独共同区分 | 共同 |
| 発表者・共同発表者 | 宮澤悠一, 小松聡 |